Процес є ключовою структурою в поведінковому моделюванні VHDL. Процес — це єдиний засіб, за допомогою якого визначається виконувана функціональність компонента. Фактично, щоб модель була здатна моделювати, усі її компоненти повинні бути визначені за допомогою одного або кількох процесів.
У VHDL оператор процесу містить послідовні оператори. Процеси дозволені лише всередині архітектури. Заяви всередині процесів виконувати послідовно, а не одночасно. Процеси можна записати різними способами.
Ось деякі з основних ключових слів VHDL:
- сутність і кінцева сутність. Ключове слово entity використовується для оголошення інтерфейсу апаратного компонента, визначення його входів і виходів. …
- архітектура і кінцева архітектура. …
- процес і завершальний процес. …
- сигнал і змінна. …
- if , then , else і end if.
Декларативна частина процесу визначає локальні елементи для процесу та може містити оголошення: підпрограми, типи, підтипи, константи, змінні, файли, псевдоніми, атрибути, пропозиції використання та оголошення груп. Не дозволяється оголошувати сигнали або спільні змінні всередині процесів.
Великий прямокутник навколо діаграми перетинають 3 стрілки, що представляють вхідні та вихідні порти об’єкта VHDL.. Блок-схема має два круглих (комбінаторних) блоки – суматор і вихідний блок перейменування – і один квадратний (синхронний) блок – регістр. Він використовує лише регістри, що запускаються по краю.
Коли ми пишемо блок процесу на VHDL, кожен рядок коду виконується послідовно, поки ми не дійдемо до кінця блоку. Якщо ми включаємо список чутливості в наш процес, наш код VHDL чекає в кінці блоку, доки не відбудеться подія для одного з сигналів у цьому списку.